BJT電壓峰值檢知器

蕭明椿

摘要

本文提出一種具雙極電晶體(BJT)結構之電壓峰值檢知器,其係由一參考電流產生器、一具單邊負載電晶體之差動放大器、一充電電晶體、一補償電流產生器、一電容器、一電阻器R2以及一輸出級所組成。參考電流產生器係用以提供一參考電流,且藉由電流鏡之鏡射,以提供差動放大器、補償電流產生器、以及輸出級所需之電流,該 差動放大器係做為比較器使用,該充電電晶體係做為充電器使用,用以提供電容器C 所需之充電電流,該補償電流產生器用以產生一補償電流,以有效補償電容器因雙極 電晶體之基極電流所造成之電壓降,而該輸出級則用以調整該電容器C上之電壓信號 V(C),以便精確地輸出該輸入信號之峰值電壓。本文所提出之電壓峰值檢知器,不但 能精確地檢測出輸入信號之峰值電壓,並且兼具電路結構簡單、佔用的晶片面積小以 及有利於裝置之小型化等多重功效,同時亦設置有輸出級以便有效防止因外部電路之 擷取動作而遭致破壞所保持之輸入峰值電壓。此外,本文之電壓峰值檢知器亦能有效 消除差動放大器之超量電壓效應。

關鍵詞:電壓峰值檢知器、差動放大器、超量電壓。

BJT peak voltage detector

Ming-chuen Shiau

Abstract

This paper introduces a newly designed peak voltage detector, which consists of a reference current generator, a differential amplifier with one-sided load transistor, a charge transistor, a compensation current generator, a capacitor, a resistor, and an output stage. Among them, the current in the reference current generator is copied in order to provide it to the differential amplifier, the compensation current generator, and the output stage. The differential amplifier serves as a comparator, and the charge transistor supplies the capacitor with needed charge current. The compensation current generator is configured to provide compensation current for compensating the voltage drop of the capacitor due to the base currents in the bipolar transistors, and the output stage is configured to shift the voltage signal on the capacitor to provide a precise peak voltage of input signal. The peak voltage detector in this paper can accurately measure the peak voltage of input signal and it also comes up with advantages like simple circuit design, minimal chip size, and good for use with small devices. In addition, the inclusion of output stage can further prevent the held peak voltage disruption from the accessing activities of the outer circuits. In the meantime, the proposed peak voltage detector can further give a good elimination for the overshoot voltage in the differential amplifier.

Key words: peak voltage detector, differential amplifier, overshoot voltage.

一、簡介

電壓峰值檢知器係一種電子電路, 能夠測得一電壓波形之最大值,簡言 之,該電路之輸入為一變動之電壓信 號,而其輸出則是該輸入電壓波形之最 大值。

在許多應用中,輸入電壓信號之峰 値必須被測出,然後將之以直流電型態 保留住以便後續分析、使用。一個脈衝 串之尖峰値常比它的平均值要更有用, 例如當執行破壞性測試時,就有必要追 尋出並保持峰值信號,而量測電壓信號 在傳輸媒介上之衰減量、類比至數位轉 換器(A/D converter)、最大近似解碼系統 (maximum likelihood decoding system)以 及用以檢測核輻射之脈衝信號檢測電路 等也需要用到電壓峰值檢知器。

这今,有許多電壓峰值檢知器之技 術[1]-[11]被提出以精確地檢測輸入信號 之峰值電壓,但由於該等電壓峰值檢知 器均使用到一個以上之運算放大器,因 此存在有電路結構複雜、佔用的晶片面 積大等缺失。例如圖一所示之電壓峰值 檢知器[1],其係由二個運算放大器OP1 和OP2、二個二極體D1 和D2、二個電阻 器R1 和R2、以及一個電容器C 所組成,

該電壓峰 値檢知器之OrCAD PSpice之暫 態分析模擬結果,如圖二所示,輸出電 壓信號V(OUT)之最大誤差小於0.01V。 其中,OP1 是一個精確的半波整流器, 當輸入電壓信號V(IN)大於輸出電壓信號 V(OUT)時,二極體D1將傳送偏壓對電 容器C1 進行充電,最後輸出電壓信號 V(OUT)將會與輸入電壓信號V(IN)之峰 值電壓相當接近;而當輸入電壓信號 V(IN)小於輸出電壓信號V(OUT)時,二 極體D2 將會導通,二極體D1將會截 止,而不再對電容器C 進行充電之動 作,這使得所檢測出的輸出電壓信號 V(OUT)會等於輸入電壓信號V(IN)之峰 值電壓。雖說圖一之電壓峰值檢知器能 精確地檢測出峰值電壓,但其電路結構 複雜、佔用的晶片面積大,實不利於積 體電路之要求;此外該電壓峰值檢知器 存在操作速度不夠快之問題。

最近,有幾種不需使用到運算放大器之精密電壓峰值檢知器之技術被提出 [12]-[13],該等技術[12]-[13]如圖三以及 圖四所示,其係由本文作者所提出,且 均係以一差動放大器和一電流鏡所組成 的電路來取代運算放大器,由於並不使 用到運算放大器,因此,具備電路結構 簡單、佔用的晶片面積小以及有利於裝 置之小型化等多重功效。

但由於該等技術[12]-[13]所使用之 差動放大器均具有對稱之兩個負載電晶 體,且使用獨立之電流鏡,因此,在減 少電壓峰値檢知器所需之電晶體數量方 面仍有改良空間存在。此外,該等技術 並未於峰值檢知器中設置輸出級,輸出 級於所檢知之輸入峰值電壓被外部電路 擷取時可有效保持該輸入峰值電壓,不 致於因擷取動作而降低,甚至遭受破 壞。另,該等技術亦未考慮到差動放大 器之超量電壓 (OverShoot Voltage 簡稱 Vos)效應,熟悉差動放大器之人士皆可 由差動放大器之電壓轉換特性曲線 (voltage transfer characteristic)得知,欲使 差動放大器一方之驅動電晶體呈流通有 該差動放大器之所有電流之導通狀態, 則需於該一方驅動電晶體之輸入端與另 一方驅動電晶體之輸入端間施加至少一 超量電壓Vos之電壓差。注意,此超量電 壓Vos 即為上述該等技術之固有誤差,因 此,該等技術於精確度方面仍有改進空 間存在。再者,該等技術因係以MOS電 品體構成,因此,存在有操作速度不夠 快之問題。

有鑑於此,本文之主要目的係提出 一種新穎架構之電壓峰值檢知器,其不 但能精確地檢測出輸入信號之峰值電 壓,並且兼具電路結構簡單、佔用的晶 片面積小以及有利於裝置之小型化等多 重功效,同時亦設置有輸出級以有效防 止因外部電路之擷取動作而遭致破壞所 保持之輸入峰值電壓。

本文之次要目的係提出一種雙極電 晶體(BJT)結構之電壓峰值檢知器,其不 但可有效消除差動放大器之超量電壓效 應,並且亦可提供較快之操作速度。

本文之再一目的係提出一種具備有 補償電流產生器之電壓峰值檢知器,該 補償電流產生器係用以產生一補償電 流,以便藉該補償電流以有效補償電容 器因雙極電晶體之基極電流所造成之電 壓降。

二、電壓峰值檢知器之設計

本文所提出之雙極電晶體(BJT)結構 之電壓峰値檢知器,如圖五所示,其係 由一參考電流產生器(由電阻器R1以及呈 二極體連接之NPN電晶體MN1所組成)、 一具單邊負載電晶體之差動放大器(由 NPN電晶體MN2、MN3、和MN4、以及 PNP電晶體MP1所組成)、一充電電晶體 (由PNP電晶體MP2所組成)、一補償電 流產生器(由NPN電晶體MN5和MN6以 及PNP電晶體MP3和MP4所組成)、一電 容器、一電阻器R2以及一輸出級(由 NPN電晶體MN7和MN8所組成)所組 成,其中,該差動放大器係以非對稱式 結構來設計,亦即僅使用單邊之負載電 品體,

目該負載電晶體與該充電電晶體 共同構成一電流鏡,因此該部份電路可 較傳統之精密電壓峰值檢知器[12]-[13] 少二個電晶體。此外,本文所提出之電 壓峰值檢知器設置有輸出級,因此不但 能避免所保持之輸入峰值電壓不致因外 部電路之擷取動作而遭致破壞,同時兼 具精確地調整並輸出所保持之輸入峰值 電壓之功能。另,藉由該電阻器R2以及 該輸出級之配合使用,則可有效消除差 動放大器之超量電壓效應。

為了便於說明起見,以下之推導過 程,除了必要,均忽略雙極電晶體之基 極電流,並且將雙極電晶體以SPICE中 之最簡單模型來描述,同時暫時忽略補 償電流產生器所產生之補償電流。但於 後續之模擬驗證時,則不僅考慮了 SPICE中之所有電晶體參數,並且也考 慮了該補償電流產生器所產生之補償電 流。

當輸入電壓V(IN)大於NPN電晶體 MN3之基極電壓Vb(MN3)時,NPN電晶 體MN2之集極電流Ic(MN2)會大於 NPN電晶體MN3之集極電流 Ic (MN3),且

lc(MN2) + lc(MN3) = IR (1)

其中,IR表示參考電流產生器1所提供之 參考電流,又

$$Ic (MN2) = -Ic (MP1)$$
(2)

由於PNP電晶體MP1及MP2係構成 一電流鏡,因此

$$-lc(MP1) = -lc(MP2)$$
(3)

故可對電容器C進行充電動作,此 時NPN電晶體MN3之基極電壓Vb(MN3) 亦會隨著電容器C上之電壓V(C)上升而 上升,且具有如下關係:

 $Vb(MN3) = V(C) - Ib(MN3) \cdot R2(4)$

其中,Ib(MN3)表示NPN電晶體MN3之 基極電流,而R2表示電阻器之電阻值。

當NPN電晶體MN3之基極電壓

Vb(MN3)上升至等於輸入電壓V(IN)之峰 値電壓V_{neak}時,電流

Ic(MN2) = Ic(MN3) = IR/2 (5)

此時仍會對電容器C進行充電動 作,因此,電容器C上之電壓V(C)仍會 繼續上升。

根據差動放大器之電壓轉換特性曲 線得知: NPN電晶體MN3之基極電壓 Vb(MN3)須較輸入峰值電壓V_{peak}高過一 超量電壓(OverShoot Voltage簡稱Vos) 以後,才能將NPN電晶體MN2強迫為截 止狀態,當該NPN電晶體MN2為截止狀 態時,充電電晶體即停止對電容器C進 行充電作用,此時電容器上之電壓V(C) 為

 $V(C) = V_{peak} + Vos + Ib(MN3) \cdot R2$ (6)

熟悉差動放大器之人士皆知,對於 雙極電晶體之差動放大器而言,其超量 電壓Vos可由下列方程式加以近似[14]:

 $Vos = 3 \cdot T/11,600$ (7)

其中,T表示凱氏溫度,於室溫27。C 時,超量電壓Vos約等於77.6mV。 之後,當輸入電壓V(IN)由峰値 電壓V_{peak}往下掉時,因該NPN電晶體 MN2已進入截止狀態,因此電流

$$-Ic (MP1) = -Ic (MP2) = 0$$
 (8)

所以充電電晶體不會再對電容器C進行 充電動作,因此電容器上之電壓V(C)仍 會固定維持在方程式(6)之電壓。

請再參考圖五,電容器上之電壓 V(C)扣抵一個輸出級中之NPN電晶體 MN7之基射極電壓Vbe後,即成為電壓 峰值檢知器之輸出電壓V(OUT),亦即

V(OUT) = V(C) - Vbe (9)

又,因為流過輸出級5中之NPN電晶 體MN7之電流等於參考電流IR,因此可 根據下列方程式:

IR = IS · exp[Vbc/(T/11,600)] (10)
求出NPN電晶體MN7之基射極電壓Vbe
等於

 $Vbe = (T/11,600) \cdot ln(IR/IS)$ (11)

其中,IS表示雙極電晶體之飽和電流 (saturation current),其為SPICE中之一雙 極電晶體模型參數[15]。 接著,由方程式(6)、(7)、及(9)得 知,欲使輸出電壓V(OUT)等於輸入峰値 電壓V_{neak},則須

Vbe= Vos+Ib(MN3) \cdot R2 = 3 \cdot T/11,600 + Ib(MN3) \cdot R2 (12)

又,由於此時之NPN電晶體MN2已進入 截止狀態,因此

 $Ib(MN3) = IR/\beta(MN3)$ (13)

其中, β(MN3)表示NPN電晶體MN3之 共射極電流放大因數(common -emitter current gain),因此,方程式(12)可再改 寫為

Vbe =
$$3 \cdot T/11,600 + IR \cdot R2/\beta(MN3)$$

(14)

最後,藉由方程式(11)和(14)即可輕 易地設計出具雙極電晶體(BJT)結構之電 壓峰値檢知器。

再者,由於電壓峰值檢知器檢測出 輸入峰值電壓V_{peak}後至該輸入峰值電壓 V_{peak}被擷取前之等待時間,電容器C會有 NPN電晶體MN3之基極電流Ib(MN3)和 NPN電晶體MN7之基極電流Ib(MN7)之 電流流出,若該等待時間極短,則並不 會影響輸出電壓V(OUT)之電壓準位,而 若該等待時間過長,則會降低該輸出電 壓V(OUT)之電壓準位。

為了解決這個問題,本發明設計有 一補償電流產生器,用以產生一補償電 流(即流過PNP電晶體MP3之電流),並藉 該 補 償 電 流 以 有 效 補 充 電 容 器 因 Ib(MN3)和Ib(MN7)之電流流出所造成之 電壓降。由於此時之NPN電晶體MN2已 進入截止狀態,因此,流過NPN電晶體 MN3之電流等於參考電流IR,又,因為 流過NPN電晶體MN7之電流亦等於參考 電流IR,因此,可將該補償電流(即流過 PNP電晶體MP3之電流)之電流大小設定 為等於該參考電流IR除以該NPN電晶體 MN3之共射極電流放大因數 β(MN3)和 該參考電流IR 除以該NPN電晶體MN7之 共射極電流放大因數 β(MN7)的總和。 請參考圖五,流過PNP電晶體MP4之電 流等於該參考電流IR除以該NPN電晶體 MN5之共射極電流放大因數 β (MN5), 而該PNP電晶體MP4與PNP電晶體MP3係 共同構成一電流鏡,因此,可藉由適當 設計電流鏡之鏡射比率,以產生電壓峰 値檢知器所需之補償電流,例如,若電 壓峰值檢知器中之所有的NPN電晶體均

使用相同的設計,亦即,均具有相同的 模型參數,則電流鏡之鏡射比率等於2。

三、模擬結果

本文所提出之電壓峰值檢知器之暫 態分析模擬結果,如圖六所示,由該模 擬結果可証實,本文所提出之電壓峰值 檢知器可精確且有效地檢知輸入電壓波 形之峰值電壓。其中,圖六之模擬樣本 為:所有的NPN電晶體均使用編號為 Q2N2222之NPN電晶體均使用編號為 Q2N2222之NPN電晶體、所有的PNP電 晶體均使用編號為Q2N3906之PNP電晶 體(惟PNP電晶體MP3之飽和電流IS係設 定為正常值的二倍)、電阻器R1和R2之 電阻值分別為50K Ω與650K Ω、而電容 器C之電容值為3nF。

四、結果與討論

本文所提出之雙極電晶體(BJT)結構 之電壓峰值檢知器,具有如下優點:(1) 高精確度:由於本文可有效消除差動放 大器之超量電壓效應,並且設置有補償 電流產生器,以有效補償電容器因雙極 電晶體之基極電流所造成之電壓降,因 此可有效提高峰值檢知器之精確度;(2) 利於裝置之小型化:由於本文所提出之 電壓峰値檢知器共使用了4個PNP電晶 體、8個NPN電晶體、2個電阻器以及1個 電容器,因此不但電路架構新穎、簡 單、使用的電晶體數量少,並且因不需 使用運算放大器,因而也有利於裝置之 小型化;(3)輸出電壓V(OUT)不會因外 部電路之擷取而有所變化:由於本文所 提出之電壓峰值檢知器設置有輸出級, 因此可有效避免所保持之輸入峰值電壓 不致因外部電路之擷取動作而遭致破 壞。

本文之電壓峰值檢知器在使用時可 於電容器C 兩端並聯連接一開關,該開 關係用以提供一放電路徑,以便將電容 器上所儲存之電荷放電,俾利於下次輸 入電壓信號之峰值檢測。

符號索引說明

Ib(MNj)	NPN 電晶體 MNj 之基極電流
Ic(MNj)	NPN 電晶體 MNj 之集極電流
Ic(MPj)	PNP 電晶體 MPj 之集極電流
IR	參考電流
IS	雙極電晶體之飽和電流
V(C)	電容器上之電壓信號
V(IN)	電壓峰值檢知器之輸入電壓信
	號
Vos	超量電壓
\mathbf{V}_{peak}	輸入峰值電壓

- V(OUT) 電壓峰值檢知器之輸出電壓信
 號
 T 凱氏溫度
- •
- β(MNj) NPN電晶體MNj之共射極電流 放大因數

參考文獻

- [1] Robert , F. C., and Frederick ,F. D., *Operational Amplifier & Linear Integrated Circuits*, Prentice-Hall, Englewood Cliffs, pp. 180-182, 1991.
- [2] David, C.D., "Tracking Peak Detect or,"
 U.S. pat. 5304939, Apr.1994.
- [3] Ericson, M. N., and Simpson, M. L.,"A Low-power CMOS Peak Detect and Hold Circuit for Nuclear," *IEEE Transactions on Nuclear Science*, vol.42, pp.724-728,1995.
- [4] Eiji ,S.,Kiyoshi, F., and Masafumi, K.," Peak Detector," U.S. pat. 5546027, Aug., 1996.
- [5] Ozguc ,I.H. , "Dual Stage Differ- ential Adaptive Peak Detector for Data Communications Receivers," U.S. pat.5502746, Mar., 1996.
- [6] Smith ,M.D., "Differential Cross Coupled Peak Detector," U.S. pat. 5828240,Oct., 1998.
- [7] Assadian, K., and Kosiec, J. H., "Peak Detector Circuit," U.S. pat.

5969545, Oct., 1999.

- [8] Lee ,J.C., and Brauns, G..T., "Offsetcompensated Peak Detector with Output Buffering,"U.S. pat. 6051998, Apr., 2000.
- [9] Wight ,M.S., Brazeau, S. H., and Grant,I. I., "Low Amplitude Peak Detector,"U.S. pat. 6064238, May, 2000.
- [10]Chen, C.M., and Chen, P. F., "Peak Detector," U.S. pat. 6472861,Oct., 2002.
- [11]高承永、陳文藻和李永斌,「峰值 擷取及其校正電路」,中華民國專利 公告案號476418,二月,2002。
- [12] 蕭明椿、林育正、魏滄亮和林春 凱,「電壓峰值檢知器」,中華民國 專利公告案號517161,一月, 2003。
- [13]蕭明椿,「具雙充電路徑之電壓峰 値檢知器」,中華民國專利公告案號 523592,三月,2003。
- [14]Laker, K. R., and Sansen, W. M. C., Design of Analog Integrated Circuits and Systems, New York, McGraw-Hill, pp. 357-375,1994.
- [15]Fjeldly, T. A., Ytterdal, T., and Shur, M., Introduction to Device Modeling and Circuit Simulation, New york, John Wiley & Sons, pp. 166-185, 1997.



圖 一 習知之電壓峰值檢知器





圖 三 習知之另一電壓峰值檢知器



圖 四 習知之再一電壓峰值檢知器







圖 六 本文之電壓峰值檢知器的模擬結果