English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 4334/7631
造訪人次 : 3183000      線上人數 : 481
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 進階搜尋

請使用永久網址來引用或連結此文件: http://ir.hust.edu.tw/dspace/handle/310993100/1259

題名: General and efficient timing models for CMOS AND-OR-INVERTER and OR-AND-INVERTER gates
作者: C. Y. Wu;M. C. Shiau
日期: 1990-09
上傳時間: 2009-02-03T06:47:55Z
關聯: IEEE Trans. Computer-Aided-Design, pp. 1002-1009
顯示於類別:[電機工程系(含碩士班)] 期刊論文

文件中的檔案:

沒有與此文件相關的檔案.

在HUSTIR中所有的資料項目都受到原著作權保護.

 

DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋