Hsiuping University of Science and Technology Institutional Repository : Item 310993100/1922

English | 正體中文 | 简体中文 | Items with full text/Total items : 4334/7631
Visitors : 3187082 Online Users : 11

RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.

Scope Adv. Search

Login ‧ Upload ‧ Help ‧ About ‧ Administer

HUSTIR > College of Engineering > Department of Electrical Engineering & Graduate Institute > Monograph > Item 310993100/1922

Please use this identifier to cite or link to this item: http://ir.hust.edu.tw/dspace/handle/310993100/1922

Title:	具單一位元線之單埠
Authors:	吳軍毅;黃偲維;李祖羲
Contributors:	電機工程系
Date:	2009-12-09
Issue Date:	2011-01-24T05:55:06Z
Abstract:	本文係有關於一種寫入操作時提高字元線電壓位準之單埠靜態隨機存取記憶體（Static RandomAccessMemory，簡稱 SRAM），尤指一種可解決習知單埠靜態隨機存取記憶體中寫入邏輯 1 困難之單埠（single port）靜態隨機存取記憶體，請參照圖 5，其包括一記憶體陣列，該記憶體陣列係由複數列記憶體晶胞與複數行記憶體晶胞所組成，每一列記憶體晶胞與每一行記憶體晶胞各包括有複數個記憶體晶胞（1）；複數條字元線，每一字元線對應至複數列記憶體晶胞中之一列；複數條位元線，每一位元線係對應至複數行記憶體晶胞中之一行；一第一偏壓電路（3）；一第二偏壓電路（4）；以及複數個字元線電壓控制電路（2），每一列記憶體晶胞設置一個字元線電壓控制電路。該等字元線電壓控制電路（2）於對應之字元線(WL)為邏輯高位準，且一寫入致能（Write Enable，簡稱 WE）信號為代表致能狀態之邏輯高位準時，方將一寫入用電源供應電壓(WVDD)供應至一存取電壓節點(VA)；而該等字元線電壓控制電路（2）於對應之字元線(WL)為邏輯高位準，但該寫入致能（WE）信號為代表非致能狀態之邏輯低位準時，則將該電源電壓(Vdd)供應至該存取電壓節點(VA)，藉由僅於寫入操作時提高字元線電壓位準以有效避免寫入邏輯 1 相當困難之問題。
Appears in Collections:	[Department of Electrical Engineering & Graduate Institute] Monograph

Files in This Item:

File	Size	Format
AD9705-具單一位元線之單埠SRAM.pdf	1511Kb	Adobe PDF	1197	View/Open

Loading...