資料載入中.....
|
請使用永久網址來引用或連結此文件:
http://ir.hust.edu.tw/dspace/handle/310993100/3565
|
| 題名: | 新型低功率雙邊緣觸發正反器設計 |
| 作者: | 余建政
陳冠廷 |
| 貢獻者: | 修平科技大學電子工程系 |
| 關鍵詞: | 低功率
雙邊緣觸發正反器
資料傳輸率 |
| 日期: | 2012-03
|
| 上傳時間: | 2013-08-15T03:13:42Z
|
| 摘要: | 在相同的時脈頻率下，雙邊緣觸發正反器能夠提供兩倍於單邊緣觸發正反器的資料傳輸率。在低功率 VLSI 電路設計中，雙邊緣觸發正反器的使用已廣泛的受到重視。
本文提出一種新型低功率雙邊緣觸發正反器電路設計，並與四篇先前之雙邊緣觸發正反器電路，在不同工作電壓和不同工作頻率下，針對功率損耗和功率延遲乘積（Power-Delay Product; PDP）加以分析比較。
本論文係使用 TSMC 180nm 的製程技術模擬。根據模擬結果顯示，本論文所提出之雙邊緣觸發正反器能有效減少功率損耗達 53.8%，並能改善功率延遲乘積達70%。 |
| 關聯: | 修平學報 24, 59-68 |
| 顯示於類別: | [電子工程系] 期刊論文
|
文件中的檔案:
| 檔案 |
大小 | 格式 | 瀏覽次數 |
|---|
| 24-05.pdf | 957Kb | Adobe PDF | 2633 | 檢視/開啟 |
|
在HUSTIR中所有的資料項目都受到原著作權保護.
|
