Hsiuping University of Science and Technology Institutional Repository : Item 310993100/3666

English | 正體中文 | 简体中文 | Items with full text/Total items : 4334/7631
Visitors : 3203236 Online Users : 346

RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.

Scope Adv. Search

Login ‧ Upload ‧ Help ‧ About ‧ Administer

HUSTIR > College of Engineering > Department of Electrical Engineering & Graduate Institute > Patents > Item 310993100/3666

Please use this identifier to cite or link to this item: http://ir.hust.edu.tw/dspace/handle/310993100/3666

Title:	具PMOS樹之骨牌式電路 DOMINO CIRCUIT WITH PMOS TREE
Authors:	蕭明椿
Contributors:	修平技術學院
Date:	2009-01-01
Issue Date:	2013-08-27T06:28:19Z
Abstract:	本創作提出一種新穎架構之具PMOS樹之骨牌式電路,其係由一控制電路(3)、以及複數個具PMOS樹之骨牌式基本閘所組成,其中,每一具PMOS樹之骨牌式基本閘係包括有一PMOS樹(1)、一第一PMOS電晶體(MP1)、一第一NMOS電晶體(MN1)、一保持電路(2)以及一時脈(clk),該保持電路(2)更包括有一反相器(INV)以及一第二NMOS電晶體(MN2),而該控制電路(3)包括有一第二PMOS電晶體(MP2)以及一第三PMOS電晶體(MP3)。該具PMOS樹之骨牌式電路於預充電相位(Precharge phase)時,由於該第一PMOS電晶體(MP1)之基底係連接至電位較第一電源電壓(Vdd)為高之第二電源電壓(Vdd2),根據電晶體之本體效應(Body effect),該第一PMOS電晶體(MP1)之臨界電壓的絕對値上升,因此流經該第一PMOS電晶體(MP1)之次臨界漏電流減少;再者,由於該第一PMOS電晶體(MP1)閘極所接受之該時脈(clk)的邏輯高電位(Logic high)為該第二電源電壓(Vdd2)之電位,因此可進一步降低次臨界漏電流,結果,本創作所提出之具PMOS樹之骨牌式電路可有效地減少功率消耗。
Appears in Collections:	[Department of Electrical Engineering & Graduate Institute] Patents

Files in This Item:

File	Size	Format
ga-M348425.pdf	82Kb	Adobe PDF	355	View/Open