Hsiuping University of Science and Technology Institutional Repository : Item 310993100/3668

English | 正體中文 | 简体中文 | Items with full text/Total items : 4334/7631
Visitors : 3196334 Online Users : 440

RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.

Scope Adv. Search

Login ‧ Upload ‧ Help ‧ About ‧ Administer

HUSTIR > College of Engineering > Department of Electrical Engineering & Graduate Institute > Patents > Item 310993100/3668

Please use this identifier to cite or link to this item: http://ir.hust.edu.tw/dspace/handle/310993100/3668

Title:	具低待機電流之骨牌式電路 DOMINO CIRCUIT WITH LOWERING STANDBY CURRENT
Authors:	蕭明椿
Contributors:	修平技術學院機械工程系
Date:	2009-03-01
Issue Date:	2013-08-27T06:33:12Z
Abstract:	本創作提出一種新穎架構之具低待機電流之骨牌式電路,其係由一控制電路(3)、以及複數個具PMOS(P-channel Metal Oxide Semiconductor,P通道金屬氧化物半導體)樹之骨牌式基本閘所組成,其中,每一具PMOS樹之骨牌式基本閘係包括有一PMOS樹(1)、一第一PMOS電晶體(MP1)、一第一NMOS電晶體(MN1)、一保持電路(2)以及一時脈(clk),該保持電路(2)更包括有一可控反相器以及一第二NMOS電晶體(MN2),該可控反相器係由一習知反相器(INV)與一開關(SW)所組成,該開關(SW)係連接在一第一電源電壓(Vdd)與該習知反相器(INV)之正電源端子之間,並受一待機指示信號(SB)所控制,而該控制電路(3)包括有一第二PMOS電晶體(MP2)以及一第三PMOS電晶體(MP3)。該具低待機電流之骨牌式電路於待機模式(Standby mode)時,該待機指示信號(SB)係為一第二電源電壓(Vdd2)之邏輯高電位(Logic high),且該時脈(clk)亦係為該第二電源電壓(Vdd2)之邏輯高電位,於是該可控反相器被關閉,因此可藉由防止對輸出端(OUT)之充電動作而降低電流消耗,另一方面由於該第一PMOS電晶體(MP1)之基底係連接至電位較該第一電源電壓(Vdd)為高之該第二電源電壓(Vdd2),根據電晶體之本體效應(Body effect),該第一PMOS電晶體(MP1)之臨界電壓的絕對値上升,因此流經該第一PMOS電晶體(MP1)之次臨界漏電流減少;再者,於待機模式時,由於該開關(SW)所接受之該待機指示信號(SB)的邏輯高電位為該第二電源電壓(Vdd2)之位且該第一PMOS電晶體(MP1)閘極所接受之該時脈(clk)的邏輯高電位也為該第二電源電壓(Vdd2)之電位,因此可進一步降低次臨界漏電流,結果,本創作所提出之具低待機電流之骨牌式電路可有效地減少功率消耗。
Appears in Collections:	[Department of Electrical Engineering & Graduate Institute] Patents

Files in This Item:

File	Size	Format
ga-M356230.pdf	96Kb	Adobe PDF	358	View/Open

Loading...