Hsiuping University of Science and Technology Institutional Repository : Item 310993100/3727

English | 正體中文 | 简体中文 | Items with full text/Total items : 4334/7631
Visitors : 3184220 Online Users : 382

RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.

Scope Adv. Search

Login ‧ Upload ‧ Help ‧ About ‧ Administer

HUSTIR > College of Engineering > Department of Electronic Engineering > Patents > Item 310993100/3727

Please use this identifier to cite or link to this item: http://ir.hust.edu.tw/dspace/handle/310993100/3727

Title:	具放電路徑之單埠ＳＲＡＭ SINGLE PORT SRAM HAVING A DISCHARGING PATH
Authors:	蕭明;林哲佑;余哲旗;施養鴻
Contributors:	修平科技大學
Date:	2010-11-01
Issue Date:	2013-08-28T01:48:19Z
Abstract:	本創作提出一種具放電路徑之單埠靜態隨機存取記憶體(SRAM)，其係包括一記憶體陣列、複數條字元線、複數條位元線、複數個寫入電壓控制電路(2)以及複數個放電路徑(3)，每一列記憶體晶胞設置一個寫入電壓控制電路(2)以及一個放電路徑(3)。該等寫入電壓控制電路(2)於對應之控制信號(CTL)為代表寫入邏輯1之邏輯高位準時，一方面將一高電壓節點(VH之電位經由對應之放電路徑放電一預定時間，另一方面將一低電源供應電壓(LVDD)供應至該高電壓節點(VH)，其中該控制信號(CTL)為一寫入致能(Write Enable，簡稱WE)信號、寫入資料信號與對應之字元線(WL)信號的及閘(AND gate)運算結果，亦即僅於該寫入致能(WE)信號、寫入資料信號與該對應之字元線(WL)信號均為邏輯高位準時，該控制信號(CTL)方為邏輯高位準；而於對應之該控制信號(CTL)為代表非選定寫入狀態或非寫入邏輯1之邏輯低位準時，則將一高電源供應電壓(HVDD)供應至該高電壓節點(VH)。結果，本創作所提出之具放電路徑之單埠靜態隨機存取記憶體，不但可有效避免寫入邏輯1相當困難之問題，並且即使於高記憶容量時仍能具有高可靠性與高穩定性之寫入操作。
Appears in Collections:	[Department of Electronic Engineering] Patents

Files in This Item:

File	Size	Format
ga-M391711.pdf	165Kb	Adobe PDF	549	View/Open

Loading...