Hsiuping University of Science and Technology Institutional Repository : Item 310993100/3752

English | 正體中文 | 简体中文 | Items with full text/Total items : 4334/7631
Visitors : 3191351 Online Users : 60

RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.

Scope Adv. Search

Login ‧ Upload ‧ Help ‧ About ‧ Administer

HUSTIR > College of Engineering > Department of Electrical Engineering & Graduate Institute > Patents > Item 310993100/3752

Please use this identifier to cite or link to this item: http://ir.hust.edu.tw/dspace/handle/310993100/3752

Title:	７Ｔ雙埠ＳＲＡＭ 7T DUAL PORT SRAM
Authors:	蕭明椿;黃淳德;吳志彬;鄭濬哲
Contributors:	修平科技大學
Date:	2011-07-01
Issue Date:	2013-08-28T02:31:00Z
Abstract:	本創作提出一種7T雙埠SRAM，其主要包括一記憶體陣列以及複數個控制電路(2)，該記憶體陣列係由複數列記憶體晶胞與複數行記憶體晶胞所組成，每一列記憶體晶胞設置一個控制電路，且每一記憶體晶胞(1)係由一NMOS存取電晶體(M3)、二NMOS驅動電晶體(M1和M2)及二PMOS負載電晶體(P1和P2)、一讀取用位元線(RBL)、一讀取用字元線(RWL)及一第一和第二讀取用電晶體(M4和M5)所組成。每一控制單元係連接至對應列記憶體晶胞中之每一記憶體晶胞的二NMOS驅動電晶體(M1和M2)的源極端，以便因應不同操作模式而控制該等源極端之源極電壓，於寫入模式時，將選定記憶體晶胞中較接近寫入用位元線(WBL)之驅動電晶體(M1)的源極電壓設定成較接地電壓為高之一第一預定電壓且將選定晶胞中另一驅動電晶體(M2)的源極電壓設定成接地電壓，以便防止寫入邏輯1困難之問題；於待機模式時，將所有記憶體晶胞中之驅動電晶體的源極電壓設定成較接地電壓為高之一第二預定電壓，以便降低漏電流；而於其他模式時則將所有記憶體晶胞中之驅動電晶體的源極電壓設定成接地電壓，以便維持原有的電氣特性。
Appears in Collections:	[Department of Electrical Engineering & Graduate Institute] Patents

Files in This Item:

File	Size	Format
ga-M406791.pdf	125Kb	Adobe PDF	262	View/Open

Loading...