Hsiuping University of Science and Technology Institutional Repository : Item 310993100/4666

English | 正體中文 | 简体中文 | Items with full text/Total items : 4343/7642
Visitors : 3708027 Online Users : 579

RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.

Scope Adv. Search

Login ‧ Upload ‧ Help ‧ About ‧ Administer

HUSTIR > College of Engineering > Department of Electrical Engineering & Graduate Institute > Monograph > Item 310993100/4666

Please use this identifier to cite or link to this item: http://ir.hust.edu.tw/dspace/handle/310993100/4666

Title:	具高讀取穩定性之5T靜態隨機存取記憶體
Authors:	趙生翔;陳彥呈
Contributors:	電機工程系
Keywords:	電晶體
Date:	2014-12
Issue Date:	2015-08-06T07:13:53Z
Abstract:	本發明提出一種5T靜態隨機存取記憶體，其主要包括一記憶體陣列、複數個控制電路（2）、複數個預充電電路（3）以及一待機啟動電路（4），該記憶體陣列係由複數列記憶體晶胞與複數行記憶體晶胞所組成，每一列記憶體晶胞設置一個控制電路，且每一記憶體晶胞（1）係包括一第一反相器（由一第一PMOS電晶體P11與一第一NMOS電晶體N11所組成）、一第二反相器（由一第二PMOS電晶體P12與一第二NMOS電晶體N12所組成）及一存取電晶體（由第三NMOS電晶體N13所組成）。每一控制單元（2）係連接至對應列記憶體晶胞中之每一記憶體晶胞的該第一NMOS電晶體（N11）的源極以及該第二NMOS電晶體（N12）的源極，以便因應不同操作模式而控制該第一NMOS電晶體（N11）的源極電壓以及該第二NMOS電晶體（N12）的源極電壓。於讀取模式時，將靠近位元線(BL)之該第一NMOS電晶體(N11)的源極從原本的接地電壓改為比接地電壓還低，此時可配置較小通道寬長比之該第一NMOS電晶體(N11)與該第二NMOS電晶體(N12)即可完成讀取動作，且於讀取邏輯0時也不會造成遠離位元線(BL)之該第二NMOS電晶體(N12)由於瞬間導通而阻礙讀取操作；於寫入模式時，將靠近位元線(BL)之該第一NMOS電晶體(N11)的源極維持原本的接地電壓，因配置有較小通道寬長比之該第一NMOS電晶體(N11)，因此可有效避免習知具單一位元線之單埠SRAM存在寫入邏輯1相當困難之問題；於待機模式時，可有效降低漏電流，而於保持模式時則可維持原有的電氣特性。再者，藉由該待機啟動電路（4）的設計，以有效促使具單埠SRAM快速進入待機模式，並因而有效提高單埠SRAM之待機效能。
Appears in Collections:	[Department of Electrical Engineering & Graduate Institute] Monograph

Files in This Item:

File	Size	Format
具高讀取穩定性之55TT靜態隨機存取記憶體.pdf	1174Kb	Adobe PDF	344	View/Open

Loading...