Hsiuping University of Science and Technology Institutional Repository : Item 310993100/4667
English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 4343/7642
造访人次 : 3707088      在线人数 : 343
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜寻范围 进阶搜寻

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://ir.hust.edu.tw/dspace/handle/310993100/4667

题名: 具高讀取穩定性之雙埠靜態隨機存取記憶體
作者: 陳暐茗;陳信志
贡献者: 電機工程系
关键词: PMOS電晶體
日期: 2014-12
上传时间: 2015-08-06T07:14:05Z
摘要: 本發明提出一種7T雙埠靜態隨機存取記憶體，其主要包括一記憶體陣列 、複數個控制電路 、複數個預充電電路以及一待機啟動電路 ，該記憶體陣列是由複數列記憶體晶胞與複數行記憶體晶胞所組成，每一列記憶體晶胞設置一個控制電路，且每一記憶體晶胞是包括第一反相器（由第一PMOS電晶體P11與第一NMOS電晶體N11所組成）、第二反相器（由第二PMOS電晶體P12與第二NMOS電晶體N12所組成）、存取電晶體（由第三NMOS電晶體N13所組成）、第一讀取用電晶體（N14）以及一第二讀取用電晶體（N15）。每一控制單元連接至對應列記憶體晶胞中之每一記憶體晶胞的該第一NMOS電晶體（N11）的源極以及該第二NMOS電晶體（N12）的源極，以便因應不同操作模式來控制第一NMOS電晶體（N11）的源極電壓以及該第二NMOS電晶體（N12）的源極電壓，藉此於寫入模式時，可有效防止寫入邏輯1困難之問題，於讀取模式時，可於提高讀取速度的同時，亦避免無謂的功率耗損，於待機模式時，可有效降低漏電流，而於保持模式時則可維持原有的電氣特性。再者，藉由該待機啟動電路的設計，以有效促使7T雙埠靜態隨機存取記憶體快速進入待機模式，並因而有效提高7T雙埠靜態隨機存取記憶體之待機效能。
显示于类别:[電機工程系(含碩士班)] 學生專題

文件中的档案:

没有与此文件相关的档案.

在HUSTIR中所有的数据项都受到原著作权保护.

 

DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回馈