Hsiuping University of Science and Technology Institutional Repository : Item 310993100/571

English | 正體中文 | 简体中文 | Items with full text/Total items : 4334/7631
Visitors : 3199025 Online Users : 118

RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.

Scope Adv. Search

Login ‧ Upload ‧ Help ‧ About ‧ Administer

HUSTIR > College of Engineering > Department of Electrical Engineering & Graduate Institute > Patents > Item 310993100/571

Please use this identifier to cite or link to this item: http://ir.hust.edu.tw/dspace/handle/310993100/571

Title:	唯讀記憶體感測電路
Authors:	蕭明椿
Contributors:	修平技術學院
Date:	2001-10-21
Issue Date:	2008-11-06T08:22:24Z
Abstract:	創作提出一種新穎之唯讀記憶體感測電路，其係由一第一PMOS電晶體MPl、一第一NMOS電晶體MNl、一反或閘NOR、一第二PMOS電晶體 MP2、一第一反相器NOTl、以及一第二反相器NOT2所組成，其中該第一 NMOS電晶體MNl之背閘極(back gate)與源極(source)間係設計成順向偏壓。當記憶單元在低電位VSS(即儲存邏輯O之資料)時，可藉背閘極順向偏壓之第一NMOS電晶體MNl的作用，以加快內部節點A之放電速度;而當記憶單元在浮接(floating)電位(即儲存邏輯l之資料)時，則因本創作之感測電路設計有一由第二PMOS電晶體MP2所構成並與第一PMOS電晶體MPl呈並聯連接之電流路徑，因此，可有效加快內部節點A之充電速度。故本案不論記憶單元係在低電位VSS，抑是在浮接電位之狀態均能達到快速感測之功效。
Appears in Collections:	[Department of Electrical Engineering & Graduate Institute] Patents

Files in This Item:

File	Size	Format
461651-1.pdf	106Kb	Adobe PDF	944	View/Open
461651-2.pdf	29Kb	Adobe PDF	903	View/Open
461651-4.pdf	160Kb	Adobe PDF	1039	View/Open