Hsiuping University of Science and Technology Institutional Repository : Item 310993100/6654

English | 正體中文 | 简体中文 | Items with full text/Total items : 4343/7642
Visitors : 3671291 Online Users : 269

RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.

Scope Adv. Search

Login ‧ Upload ‧ Help ‧ About ‧ Administer

HUSTIR > College of Engineering > Department of Electrical Engineering & Graduate Institute > Monograph > Item 310993100/6654

Please use this identifier to cite or link to this item: http://ir.hust.edu.tw/dspace/handle/310993100/6654

Title:	5T 靜態隨機存取記憶體
Authors:	張育碩黃佑燊
Contributors:	電機工程系
Keywords:	單埠靜態隨機存取記憶體預充電電路待機啟動電路寫入速度讀取速度
Date:	2018-06-25
Issue Date:	2018-10-14T05:17:30Z
Abstract:	本專題提出一種5T靜態隨機存取記憶體，其主要包括一記憶體陣列、複數個控制電路、複數個預充電電路、一待機啟動電路、複數個字元線電壓位準轉換電路、複數個高電壓位準控制電路以及複數個寫入驅動電路，該記憶體陣列係由複數列記憶體晶胞與複數行記憶體晶胞所組成，每一列記憶體晶胞設置一個控制電路、一個字元線電壓位準轉換電路以及一個高電壓位準控制電路，且每一行記憶體晶胞設置一個預充電電路以及一個寫入驅動電路，藉此於寫入模式時，可藉由該複數個控制電路以及該複數個寫入驅動電路以有效防止寫入邏輯1困難之同時，亦提高寫入邏輯1之速度，於讀取模式時，一方面藉由該複數個控制電路以及該複數個高電壓位準控制電路以於提高讀取速度的同時，亦避免無謂的功率耗損，另一方面藉由該複數個字元線電壓位準轉換電路以有效降低讀取時之半選定晶胞干擾，於待機模式時，可藉由該複數個控制電路以有效降低漏電流，且可藉由該待機啟動電路的設計，以有效促使靜態隨機存取記憶體快速進入待機模式。
Appears in Collections:	[Department of Electrical Engineering & Graduate Institute] Monograph

Files in This Item:

File	Size	Format
106.6.6號專題最終決議.pdf	708Kb	Adobe PDF	604	View/Open

Loading...