Hsiuping University of Science and Technology Institutional Repository : Item 310993100/188

English | 正體中文 | 简体中文 | Items with full text/Total items : 4334/7631
Visitors : 3186193 Online Users : 102

RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.

Scope Adv. Search

Login ‧ Upload ‧ Help ‧ About ‧ Administer

HUSTIR > College of Engineering > Department of Electrical Engineering & Graduate Institute > Journal > Item 310993100/188

Please use this identifier to cite or link to this item: http://ir.hust.edu.tw/dspace/handle/310993100/188

Title:	讀記憶體感測電路
Authors:	蕭明樁
Contributors:	修平技術學院電機工程系
Keywords:	感測電路唯讀記憶體背閘極浮接臨限電壓
Date:	2000-09
Issue Date:	2008-08-18T02:35:52Z
Abstract:	本創作提出一種新穎之唯讀記憶體感測電路，其係由第一PMOS電晶體MPI、第一NMOS電晶體P吋NI、反或閘NOR、第二PMOS電晶體MP2，第一反相器NOT]、以及第二度相器NOT2所組成，其申該MMNI之背閘極(back gate)與源極(source)間係設計成順向偏壓。當記億單元在低電位VSS(即儲存邏輯0之資料)時，可藉由MNN]。背閘極對源極的順向偏壓而大幅降低臨限電壓及增大汲極電流，可加快內部節點A之放電速度;而當記憶單元在浮接(f@oating)電位(即儲存邏輯I之資料)時，則因本創作之感測電路設計有由MP2所構成並與MPI呈並聯連接之電流路徑，因此，可有效加快內部節點A之充電速度。故本設計電路不論記憶單元係在低電位VSS，或是在浮接電位之狀態均能達到更快速感測之功效。
Relation:	修平學報 1, 219-230
Appears in Collections:	[Department of Electrical Engineering & Graduate Institute] Journal

Files in This Item:

File	Size	Format
01-15唯讀記憶體感測電路.pdf	562Kb	Adobe PDF	980	View/Open