English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 4334/7631
造訪人次 : 3187078      線上人數 : 7
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 進階搜尋

請使用永久網址來引用或連結此文件: http://ir.hust.edu.tw/dspace/handle/310993100/2814

題名: 具高阻抗之靜態隨機存取記憶體
作者: 魏芃葦;陳翊綸
貢獻者: 電機工程系
關鍵詞: 高阻抗 SARM 靜態隨機記憶體 HSPICE
日期: 2011-12-07
上傳時間: 2012-07-25T06:04:19Z
摘要: 本專題所提出之具高靜態雜訊邊際及低待機功率消耗之SRAM，其經使用TSMC 90奈米CMOS製程參數加以模擬，證實其不但可有效避免寫入邏輯1困難之問題，並能有效降低待機功率，且具良好的靜態雜訊邊際（SNM），再者，即使將電源供應電壓下降至1.0V特，並使用TSMC 90奈米CMOS製程參數加以模擬，仍能具有良好的性能
顯示於類別:[電機工程系(含碩士班)] 學生專題

文件中的檔案:

檔案 大小格式瀏覽次數
全文.pdf954KbAdobe PDF1739檢視/開啟

在HUSTIR中所有的資料項目都受到原著作權保護.

 

DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋