Hsiuping University of Science and Technology Institutional Repository : Item 310993100/3684

English | 正體中文 | 简体中文 | Items with full text/Total items : 4334/7631
Visitors : 3189561 Online Users : 133

RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.

Scope Adv. Search

Login ‧ Upload ‧ Help ‧ About ‧ Administer

HUSTIR > College of Engineering > Department of Electrical Engineering & Graduate Institute > Patents > Item 310993100/3684

Please use this identifier to cite or link to this item: http://ir.hust.edu.tw/dspace/handle/310993100/3684

Title:	寫入操作時降低電源電壓之單埠靜態隨機存取記憶體 SINGLE PORT SRAM HAVING A LOWER POWER VOLTAGE IN WRITING OPERATION
Authors:	蕭明椿;廖笙緯
Contributors:	修平技術學院
Date:	2009-06-01
Issue Date:	2013-08-27T07:21:45Z
Abstract:	本創作提出一種寫入操作時降低電源電壓之單埠靜態隨機存取記憶體,其係包括一記憶體陣列,該記憶體陣列係由複數列記憶體晶胞與複數行記憶體晶胞所組成,每一列記憶體晶胞與每一行記憶體晶胞各包括有複數個記憶體晶胞(1);複數條字元線,每一字元線對應至複數列記憶體晶胞中之一列;複數條位元線,每一位元線係對應至複數行記憶體晶胞中之一行;以及複數個寫入電壓控制電路(2),每一列記憶體晶胞設置一個寫入電壓控制電路。該等寫入電壓控制電路(2)於對應之第一控制信號(CTL1)為代表選定寫入狀態之邏輯高位準時,將一低電源供應電壓(LVDD)供應至一高電壓節點(VH),其中該第一控制信號(CTL1)為一寫入致能(Write Enable,簡稱WE)信號與對應之字元線(WL)信號的及閘(AND gate)運算結果,亦即僅於該寫入致能(WE)信號與該對應之字元線(WL)信號均為邏輯高位準時,該第一控制信號(CTL1)方為邏輯高位準;而於對應之該第一控制信號(CTL1)為代表非選定寫入狀態之邏輯低位準時,則將一高電源供應電壓(HVDD)供應至該高電壓節點(VH)。結果,本創作可藉由寫入操作時降低電源電壓以有效避免寫入邏輯1相當困難之問題。
Appears in Collections:	[Department of Electrical Engineering & Graduate Institute] Patents

Files in This Item:

File	Size	Format
ga-M358390.pdf	323Kb	Adobe PDF	187	View/Open

Loading...