Hsiuping University of Science and Technology Institutional Repository : Item 310993100/4071
English  |  正體中文  |  简体中文  |  全文笔数/总笔数 : 4334/7631
造访人次 : 3182864      在线人数 : 387
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜寻范围 进阶搜寻

jsp.display-item.identifier=請使用永久網址來引用或連結此文件: http://ir.hust.edu.tw/dspace/handle/310993100/4071

题名: 5T 單埠靜態隨機存取記憶體改良
作者: 陳冠廷;王璿睿
贡献者: 本校出版品
关键词: 記憶體改良
日期: 2013
上传时间: 2014-07-16T06:44:03Z
摘要: 傳統6T 靜態隨機存取記憶體（SRAM）晶胞由於需要6 顆電晶體，需設置
互補位元線，且驅動電晶體與存取電晶體間的電流驅動能力比（即單元比率cell
ratio）通常需設定在2.2 至3.5 之間[1]，而導致存在有高集積化困難及價格高等
缺失。用來減少6T SRAM 晶胞之電晶體數之一種方式為具單一位元線之5T
SRAM 晶胞，迄今，有許多具單一位元線之SRAM 晶胞之技術[2]-[7]被提出。
其中，如下圖1.1（a）所示，M. Ukita 等人[2]所提出具SCPA（Single-bit-line
Cross-Point cell Activation）結構之SRAM 晶胞雖可減少地區解碼器（local
decoder）之數量，惟須設置二個呈串聯連接並用以分別接收行位址與列位址之
存取電晶體
显示于类别:[電機工程系(含碩士班)] 學生專題

文件中的档案:

档案 大小格式浏览次数
BD99A01-具低讀取功率消耗之5T靜態隨機存取記憶體之設計-實務專題書面.pdf1197KbAdobe PDF2038检视/开启

在HUSTIR中所有的数据项都受到原著作权保护.

 

DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回馈