Hsiuping University of Science and Technology Institutional Repository : Item 310993100/591
English  |  正體中文  |  简体中文  |  全文筆數/總筆數 : 4334/7631
造訪人次 : 3186082      線上人數 : 155
RC Version 3.2 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
搜尋範圍 進階搜尋

請使用永久網址來引用或連結此文件: http://ir.hust.edu.tw/dspace/handle/310993100/591

題名: 具低雜訊之輸出緩衝電路及方法
作者: 蕭明椿
貢獻者: 修平技術學院
日期: 2007-12-01
上傳時間: 2008-11-06T08:23:23Z
摘要: 本發明提出一種新穎之具低雜訊的輸出緩衝電路及方法，其不但電路結構簡單，並且也可有效防止接地電壓位準的浮動以及避免雜訊的發生，同時，亦可提升整個晶片之穩定度。該輸出緩衝電路主要係在習知輸出緩衝電路之 CMOS反相器(由PMOS電晶體M1以及NMOS電晶體M2所組成)的輸出與接地之間，增添一具電容負載之另一CMOS反相器1(由PMOS電晶體M3、NMOS電晶體M4以及電容器C所組成)。當輸入信號IN由高位準變為低位準時，該PMOS電晶體M1導通，而該NMOS電晶體M2則呈關閉狀態，此時另一CMOS反相器中之PMOS電晶體M3亦係呈導通狀態，藉此可吸走部份的該PMOS電晶體M1之汲極電流，並使得第-NPN電晶體Q1的基極電流減少，從而減少瞬間流經第二NPN電晶體Q2之集極電流(即輸出電流)，結果，輸出電流的電流變化率變得較緩和，並且輸出電流的最大值變得更小，因此不但可有效抑制接地端所感應之瞬間電位差，並且可避免接地電壓位準的浮動以及雜訊的發生，同時亦可提升整個晶片之穩定度。
顯示於類別:[電機工程系(含碩士班)] 專利

文件中的檔案:

檔案 描述 大小格式瀏覽次數
I290796-1.pdf127KbAdobe PDF1789檢視/開啟
I290796-2.pdf17KbAdobe PDF1755檢視/開啟

在HUSTIR中所有的資料項目都受到原著作權保護.

 

DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - 回饋